칩 멀티 프로세서 구조에서 온칩 유휴 캐시의 효과적인 활용 방안

Title
칩 멀티 프로세서 구조에서 온칩 유휴 캐시의 효과적인 활용 방안
Other Titles
Efficient On-Chip Idle Cache Utilization Technique in Chip Multi-Processor Architecture
Author(s)
곽종욱
Keywords
칩 멀티 프로세서; 개별 캐시; 희생 캐시; 유휴 캐시; NUCA; Chip Multi-processor; Private cache; Victim cache; Idle Cache; NUCA
Issue Date
201310
Publisher
한국컴퓨터정보학회
Citation
한국컴퓨터정보학회논문지, v.18, no.10, pp.13 - 21
Abstract
최근 들어 칩 멀티 프로세서 상의 코어 개수는 지속적으로 증가하는데 반해, 이를 효율적으로 뒷받침하기 위한멀티 프로그래밍 혹은 멀티 쓰레딩 기법은 부족한 실정이다. 이로 인해 실제 작업을 수행하지 않는 유휴 코어가 발생하였고, 해당 코어가 소유한 자원들 중 개별 캐시 부분은 유휴 캐시로 낭비되었다. 본 논문에서는 유휴 개별 캐시의 발생이 불가피함을 인지함과 동시에 그것을 칩 내 메모리 공간으로써 효율적으로 활용할 수 있는 기법을 제안한다. 제안된 기법은 유휴 캐시를 희생 캐시로 활용하는 방법이며, 이를 위해 요구되는 새로운 시스템 구성 및 캐시일관성프로토콜의세부동작을소개한다. 본논문에서제시된기법은유휴캐시를사용하지않을때와비교하여4-코어 및 16-코어 기반 칩 멀티 프로세서 환경에서 각각 19.4%와 10.2%의 IPC 향상을 가져왔다.
URI
http://hdl.handle.net/YU.REPOSITORY/28706
ISSN
1598-849X
Appears in Collections:
공과대학 > 컴퓨터공학과 > Articles
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE